当然，把这些数依次输入存储器并不是最好的做法。因为你不但要使用开关来输入这些数，而且保存这些数的存储单元的地址也不是连续的。例如，7A892BCDh从最低字节开始，每个字节依次保存在0000h，0003h，0006h，0009h中。而为了得到最后的结果，还需要检查0002h，0005h，0008h，000Bh这几个地址中的数。
除此之外，当前设计的自动加法器不允许在随后的计算中重复使用前面的计算结果。假设我们要对三个8位数求和，然后再从中减去一个8位数并保存结果。这可能需要一条Load指令，两条 Add指令，-一条 Subtract指令以及一条Store指令。但如果想从原来的求和结果（3个8位数的和)中减去另一个数该怎么做呢？这个求和结果已经不能被访问了，每次我们使用它的时候都必须重新计算。
产生上述情况的原因就在干我们构造的自动加法器具有如下的特性：它的代码存储器和数据存储器是同步的、顺序的，并且都从0000h开始寻址。代码存储器中的每一条指令对应数据存储器中相同地址的存储单。日执行了条Store指令，相应的，就会有数被保存到数据存储器中，而这个数将能重新加载到累加器。
要解决这个难题，需要对自动加法器的设计做个根本性的程度极大的修收这想法现起平似平非常困难，但是很快你就会发现（我希望是文样）改进后的加法器且有更高的灵活性。
现在让我们立刻开始吧，目前已经有了1个操作码，如下所下。
每一个操作码在存储器中占1个字节。现在除了Halt操作码外，我希望每一个指令在存储器中仅占据3个字节的空间，其中第一个字节为代码本身，另外的两个字节用来存放1个16位存储器单元地址。对于Load指令来说，后两个字节保存的地址用来指明数据RAM阵列的一个存储单元，该单元存放的是需要被加载到累加器中的字节。对于
17 自动操作
231