回想一下前面讲过的内容，异或（XOR）门电路在两个输入端中只有一个是高电平时，输出才为高电平；当两个输入端同时为低电平或高电平时，输出是低电平。
例如，如果把 $\mathbf { A } _ { 1 3 }$ 和 $\mathbf { A } _ { 1 5 }$ 对应的开关闭合，就意味着让存储器板能响应存储器空间A000h\~AFFFh。若总线上的地址信号 $\mathbf { A } _ { 1 2 }$ $\mathbf { A } _ { 1 3 }$ ${ \bf A } _ { 1 4 }$ 和 $\mathbf { A } _ { 1 5 }$ 与开关上设置的值相同的话，四个异或（XOR）门的输出都是0，或非（NOR）门的输出为1，如下图所示。
接下来我们把Equal信号和一个2-4译码器联合起来使用，就能为四个存储体中的每一个都产生一个 $\overrightarrow { \mathbf { C } \mathbf { S } }$ 信号，便于对存储体进行选择。具体连接图如下图所示。
例如，若想选择第三个存储体，把 $\mathbf { A } _ { 1 0 }$ 、 $\mathsf { A } _ { 1 1 }$ 分别置0和1就可以了。
现在回想一下在第16章中阐述过的如何组织RAM阵列，这一过程的细节是十分繁琐的，你可能会认为我们还需要8个4-1选择器，用来从4个存储体中选择正确的数据输出信号。但我们并没有这么做，下面来讨论下原因。
通常情况下，TTL兼容集成电路的输出信号要么大于2.2V（逻辑1）要么小于0.4V(逻辑 $0 \%$ 试想一下，如果把输出信号连接起来会发生什么呢？一个集成电路的输出为1，另一个集成电路的输出为0，若把这两个输出连接在一起，结果又是什么呢？恐怕谁也无法回答。就是由于这种不确定性，一般不会把集成电路的输出信号连接在一起。
编码—隐匿在计算机软硬件背后的语言
332